

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**



PTO/SB/21 (08-03)  
Approved for use through 08/30/2003. OMB 0651-0031  
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.


<b>TRANSMITTAL FORM</b>  (to be used for all correspondence after initial filing)	Application Number	10/708,199	
	Filing Date	02/16/2004	
	First Named Inventor	Chien-Sheng Yang	
	Art Unit		
	Examiner Name		
Total Number of Pages in This Submission	3	Attorney Docket Number	ADTP0086USA

ENCLOSURES (Check all that apply)		
<input checked="" type="checkbox"/> Fee Transmittal Form	<input type="checkbox"/> Drawing(s)	<input type="checkbox"/> After Allowance communication to Technology Center (TC)
<input type="checkbox"/> Fee Attached	<input type="checkbox"/> Licensing-related Papers	<input type="checkbox"/> Appeal Communication to Board of Appeals and Interferences
<input type="checkbox"/> Amendment/Reply	<input type="checkbox"/> Petition	<input type="checkbox"/> Appeal Communication to TC (Appeal Notice, Brief, Reply Brief)
<input type="checkbox"/> After Final	<input type="checkbox"/> Petition to Convert to a Provisional Application	<input type="checkbox"/> Proprietary Information
<input type="checkbox"/> Affidavits/declaration(s)	<input type="checkbox"/> Power of Attorney, Revocation	<input type="checkbox"/> Status Letter
<input type="checkbox"/> Extension of Time Request	<input type="checkbox"/> Change of Correspondence Address	<input type="checkbox"/> Other Enclosure(s) (please identify below):
<input type="checkbox"/> Express Abandonment Request	<input type="checkbox"/> Terminal Disclaimer	
<input type="checkbox"/> Information Disclosure Statement	<input type="checkbox"/> Request for Refund	
<input checked="" type="checkbox"/> Certified Copy of Priority Document(s)	<input type="checkbox"/> CD, Number of CD(s) _____	
<input type="checkbox"/> Response to Missing Parts/Incomplete Application	<b>Remarks</b>	
<input type="checkbox"/> Response to Missing Parts under 37 CFR 1.52 or 1.53	Response to the office action has been sent to the examiner by fax on 12/04/2003	
<b>SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT</b>		
Firm or Individual name	Winston Hsu, Reg. No.: 41,526	
Signature		
Date	3/12/2004	

CERTIFICATE OF TRANSMISSION/MAILING			
I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below.			
Typed or printed name			
Signature		Date	

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.



Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

PTO/SB/17 (10-03)

Approved for use through 07/31/2006. OMB 0651-0032

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

# FEE TRANSMITTAL for FY 2004

Effective 10/01/2003. Patent fees are subject to annual revision.

☐ Applicant claims small entity status. See 37 CFR 1.27

TOTAL AMOUNT OF PAYMENT (\$ ) 0.00

## Complete if Known

Application Number	10/708,199
Filing Date	02/16/2004
First Named Inventor	Chien-Sheng Yang
Examiner Name	
Art Unit	
Attorney Docket No.	ADTP0086USA

## METHOD OF PAYMENT (check all that apply)

☐ Check ☐ Credit card ☐ Money Order ☐ Other ☐ None

☒ Deposit Account:

Deposit Account Number: 50-0801  
Deposit Account Name: North America International Patent Office

The Director is authorized to: (check all that apply)

☒ Charge fee(s) indicated below ☐ Credit any overpayments

☒ Charge any additional fee(s) or any underpayment of fee(s)

☐ Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account.

## FEE CALCULATION

### 1. BASIC FILING FEE

Large Entity		Small Entity		Fee Description	Fee Paid
Fee Code	Fee (\$)	Fee Code	Fee (\$)		
1001	770	2001	385	Utility filing fee	
1002	340	2002	170	Design filing fee	
1003	530	2003	265	Plant filing fee	
1004	770	2004	385	Reissue filing fee	
1005	160	2005	80	Provisional filing fee	
SUBTOTAL (1)				(\$ ) 0.00	

### 2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE

Total Claims:  -20\*\* =  X  =   
Independent Claims:  -3\*\* =  X  =   
Multiple Dependent:  =

Large Entity		Small Entity		Fee Description
Fee Code	Fee (\$)	Fee Code	Fee (\$)	
1202	18	2202	9	Claims in excess of 20
1201	86	2201	43	Independent claims in excess of 3
1203	290	2203	145	Multiple dependent claim, if not paid
1204	86	2204	43	** Reissue independent claims over original patent
1205	18	2205	9	** Reissue claims in excess of 20 and over original patent

SUBTOTAL (2) (\$ ) 0.00

\*\*or number previously paid, if greater; For Reissues, see above

## FEE CALCULATION (continued)

### 3. ADDITIONAL FEES

Large Entity		Small Entity		Fee Description	Fee Paid
Fee Code	Fee (\$)	Fee Code	Fee (\$)		
1051	130	2051	65	Surcharge - late filing fee or oath	
1052	50	2052	25	Surcharge - late provisional filing fee or cover sheet	
1053	130	1053	130	Non-English specification	
1812	2,520	1812	2,520	For filing a request for ex parte reexamination	
1804	920*	1804	920*	Requesting publication of SIR prior to Examiner action	
1805	1,840*	1805	1,840*	Requesting publication of SIR after Examiner action	
1251	110	2251	55	Extension for reply within first month	
1252	420	2252	210	Extension for reply within second month	
1253	950	2253	475	Extension for reply within third month	
1254	1,480	2254	740	Extension for reply within fourth month	
1255	2,010	2255	1,005	Extension for reply within fifth month	
1401	330	2401	165	Notice of Appeal	
1402	330	2402	165	Filing a brief in support of an appeal	
1403	290	2403	145	Request for oral hearing	
1451	1,510	1451	1,510	Petition to institute a public use proceeding	
1452	110	2452	55	Petition to revive - unavoidable	
1453	1,330	2453	665	Petition to revive - unintentional	
1501	1,330	2501	665	Utility issue fee (or reissue)	
1502	480	2502	240	Design issue fee	
1503	640	2503	320	Plant issue fee	
1460	130	1460	130	Petitions to the Commissioner	
1807	50	1807	50	Processing fee under 37 CFR 1.17(q)	
1806	180	1806	180	Submission of Information Disclosure Stmt	
8021	40	8021	40	Recording each patent assignment per property (times number of properties)	
1809	770	2809	385	Filing a submission after final rejection (37 CFR 1.129(a))	
1810	770	2810	385	For each additional invention to be examined (37 CFR 1.129(b))	
1801	770	2801	385	Request for Continued Examination (RCE)	
1802	900	1802	900	Request for expedited examination of a design application	

Other fee (specify) \_\_\_\_\_

\*Reduced by Basic Filing Fee Paid

SUBTOTAL (3) (\$ ) 0.00

## SUBMITTED BY

Name (Print/Type)	Winston Hsu	Registration No. (Attorney/Agent)	41,526	Telephone	886289237350
Signature		Date	3/12/2004		

**WARNING:** Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.



PTO/SB/02B (11-00)  
Approved for use through 10/31/2002. OMB 0651-0032  
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE


Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

## DECLARATION — Supplemental Priority Data Sheet

Additional foreign applications:

Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached?	
				YES	NO
092114483	Taiwan R.O.C	05/28/2003	<input type="checkbox"/>	<input checked="" type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>
			<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



ADT-86

## 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE  
MINISTRY OF ECONOMIC AFFAIRS  
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，  
其申請資料如下：

This is to certify that annexed is a true copy from the records of this  
office of the application as originally filed which is identified hereunder:

申請日：西元 2003 年 05 月 28 日  
Application Date

申請案號：092114483  
Application No.

申請人：友達光電股份有限公司  
Applicant(s)

局長  
Director General

蔡練生

發文日期：西元 2003 年 7 月 10 日  
Issue Date

發文字號：09220695820  
Serial No.




申請日期：	IPC分類
申請案號：	

(以上各欄由本局填註)

## 發明專利說明書

一、 發明名稱	中文	電容式半導體壓力感測器
	英文	CAPACITIVE SEMICONDUCTOR PRESSURE SENSOR
二、 發明人 (共1人)	姓名 (中文)	1. 楊健生
	姓名 (英文)	1. Yang, Chien-Sheng
	國籍 (中英文)	1. 中華民國 TW
	住居所 (中文)	1. 台北市民生東路四段九十七巷四弄二十五號
	住居所 (英文)	1. No. 25, Alley 4, Lane 97, Sec. 4, Min-Sheng E. Rd., Taipei City, Taiwan, R.O.C.
三、 申請人 (共1人)	名稱或姓名 (中文)	1. 友達光電股份有限公司
	名稱或姓名 (英文)	1. AU Optronics Corp.
	國籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中文)	1. 新竹市新竹科學工業園區力行二路一號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英文)	1. No. 1, Li-Hsin Road 2, Science-Based Industrial Park, Hsin- Chu City, Taiwan, R.O.C.
	代表人 (中文)	1. 李焜耀
	代表人 (英文)	1. Lee, Kuen-Yao



四、中文發明摘要 (發明名稱：電容式半導體壓力感測器)

本發明係提供一種電容式半導體壓力感測器 (capacitive semiconductor pressure sensor)。該壓力感測器主要包含有一由金屬固定電極與一可動的複晶矽隔膜 (diaphragm) 所構成的平板電容 (plate capacitor) 設置於一非單晶矽基底上，以及一薄膜電晶體 (TFT) 控制電路電連接於該平板電容，用來控制該壓力感測器的操作。



五、(一)、本案代表圖為：第二圖

(二)、本案代表圖之元件代表符號簡單說明

30	電容式半導體壓力感測器	
32	非單晶矽基底	34 複晶矽隔膜
36	複晶矽支承構件	38 密閉模穴
40	金屬固定電極	42 TFT控制電路

六、英文發明摘要 (發明名稱：CAPACITIVE SEMICONDUCTOR PRESSURE SENSOR)

A capacitive semiconductor pressure sensor including a plate capacitor composed of a metal stationary electrode and a movable polysilicon diaphragm positioned on a non-single-crystal-silicon-based substrate, and a thin film transistor (TFT) control circuit electrically connected to the plate capacitor for controlling the operation of the capacitive semiconductor



四、中文發明摘要 (發明名稱：電容式半導體壓力感測器)

六、英文發明摘要 (發明名稱：CAPACITIVE SEMICONDUCTOR PRESSURE SENSOR)

pressure sensor.





一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優先權

無

二、☐主張專利法第二十五條之一第一項優先權：

申請案號：

無

日期：

三、主張本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間

日期：

四、☐有關微生物已寄存於國外：

寄存國家：

寄存機構：

寄存日期：

寄存號碼：

無

☐有關微生物已寄存於國內(本局所指定之寄存機構)：


寄存機構：

寄存日期：

寄存號碼：

無

☐熟習該項技術者易於獲得,不須寄存。



## 五、發明說明 (1)



### 發明所屬之技術領域

本發明係提供一種壓力感測器，尤指一種製作於一非單晶矽絕緣基底上的電容式半導體壓力感測器 (capacitive semiconductor pressure sensor)，以節省製作成本。

### 先前技術

氣壓或液壓測量是工業控制中相當重要的一環。一般而言，壓力量測的原理與方法有許多，針對應用於各個領域或特別需求，而有不同設計方法與考量。目前壓力感測器的設計方法主要包含有壓阻式 (piezoresistive)、壓電式 (piezoelectric)、電容式 (capacitive)、電位計式、電感電橋式、應變計式，以及半導體壓力感測器等。其中，由於電容式壓力感測器具有高靈敏度，與不易受外界環境影響等優勢，在市場上已逐漸受到矚目。

此外，由於各種壓力感測器尺寸方面的大幅縮小，製程、組裝和操作上的限制，一種新的微加工技術 (micromachining technology)，可應用於製造各種微感測元件 (microsensor) 及微致動器 (microactuator)，並與微電子電路整合後可構成微系統 (microsystem)，通



## 五、發明說明 (2)



稱為微機電系統 (micro electro-mechanical system, MEMS)。MEMS 具有微小化、可批量製作 (batch production) 以降低成本之優點，且可與訊號處理電路同時製作於矽晶片上以形成單石 (monolithic) 元件，這對於感測器尤為重要，因為感測器微弱的輸出訊號可就近放大處理，以避免外界之電磁干擾，且可利用訊號處理電路先行類比數位轉換 (analog-to-digital, A/D) 後，再輸送到中央處理單元，因此可提高信號可靠度，減少連線數與中央控制系統的負擔。由於尺寸方面的大幅縮小，與製程、組裝和操作上的限制，利用 MEMS 所製作的壓力感測器，其靈敏度及製作成本上都比傳統製程優秀，近幾年來的發展相當快速。

請參考圖一，圖一為習知電容式半導體壓力感測器 10 的剖面示意圖。如圖一所示，習知的壓力感測器 10 主要包含有一半導體基底 (semiconductor substrate) 12，例如一單晶矽基底或一矽覆絕緣 (silicon on insulator, SOI) 基底，一磊晶矽隔膜 (epitaxial-silicon diaphragm) 14，一磊晶矽基座 (base) 14 設於半導體基底 12 上，用來固定隔膜 14 的兩端，使得隔膜 14 與半導體基底 12 之間形成一密閉模穴 (sealed cavity) 18，以及一摻雜區 (doped region) 20 設於隔膜 14 下方的半導體基底 12 內。一般而言，隔膜 14 是用來當作一上電極或一可動 (movable) 電極，摻雜區 20 是用來當作一下電極或

### 五、發明說明 (3)

固定 (stationary) 電極，且隔膜 14 與摻雜區 20 構成一平板電容 (plate capacitor)。此外，習知的壓力感測器 10 另包含有一控制電路，例如一互補式金氧半導體 (complementary metal-oxide semiconductor, CMOS) 控制電路 22 設於基座 16 上或半導體基底 12 上，並電連接於該平板電容，主要是用來接收、處理並傳送該平板電容所輸出的訊號。

當一待測壓力施加於隔膜 14，或是當隔膜 14 的內外側具有一壓力差時，隔膜 14 的中央部分會受壓而產生形變，並同時改變該平板電容的電容值，因此壓力感測器 10 可以利用 CMOS 控制電路 22 來偵測該平板電容之靜電容量 (electrostatic capacitance) 變化量，以得到壓力之變化。該平板電容其電容值的計算方程式為  $C = \mu A/d$ ，其中  $\mu$  為密閉模穴 18 內所填充材料的介電常數值， $A$  為平板 (亦即隔膜 14 或摻雜區 20) 的面積，而  $d$  為平板 (亦即隔膜 14 與摻雜區 20) 之間的距離，而該電容變化量 ( $\Delta C = C - C_0$ ) 與壓力的關係為  $F = PA = kd_0(\Delta C)/C_0$ ，其中  $F$  為感測器 10 所受的彈力， $k$  為彈力係數， $d_0$  為平板之間的初始距離， $C$  為平板電容的初始電容值。值得注意的是，若是填充於密閉模穴 18 內的材料其介電常數值不能保持為一定值，則在測量壓力的過程中，壓力感測器 10 無法正常進行操作，因此密閉模穴 20 之內部為真空是最佳測量狀態。此外，由於該平板電容的電容值僅與物理狀態 (physical





#### 五、發明說明 (4)

parameters)有關，因此可使用具有低熱膨脹係數 (thermal expansion coefficient) 的材料來形成壓力感測元件以得到靈敏度較佳的壓力感測器 10。

然而習知電容式半導體壓力感測器 10 的半導體基底 12、隔膜 14 與基座 16 之材料皆包含有單晶矽或磊晶矽，雖然可測得壓力的靈敏度較高，但是由於矽晶圓片 (silicon wafer) 與形成磊晶矽層的成本較高，對於競爭激烈的壓力感測元件市場而言，如何製作出成本較低且品質好的產品為目前一項重要的課題。

#### 發明內容

本發明之主要目的在於提供一種製作成本較低的電容式半導體壓力感測器。

在本發明之最佳實施例中揭露了一種電容式半導體壓力感測器，其包含有一非單晶矽基底，一可導電可動的複晶矽隔膜 (conductive movable polysilicon diaphragm)，一複晶矽支承構件 (supporter) 設於該非單晶矽基底上，用來固定該複晶矽隔膜之兩端，使得該複晶矽隔膜與該非單晶矽基底之間形成一密閉模穴，一固定電極 (stationary electrode) 設於該複晶矽隔膜下方之該非單晶矽基底上，該固定電極與該複晶矽隔膜係構






#### 五、發明說明 (5)

成一平板電容，以及一薄膜電晶體 (thin film transistor, TFT) 控制電路設於該非單晶矽基底上，並電連接於該平板電容。

由於本發明之電容式半導體壓力感測器是製作於非單晶矽基底，例如玻璃基底或石英基底上，因此可大幅節省原材料的成本。此外，本發明利用複晶矽來形成一體成型的隔膜與其支承構件，不但可以降低製程成本，且適合量產以符合市場價格需求。

#### 實施方式

請參考圖二，圖二為本發明電容式半導體壓力感測器 30 的剖面示意圖。如圖二所示，本發明壓力感測器 30 主要包含有一非單晶矽基底 32，一可導電可動的複晶矽隔膜 34，一複晶矽支承構件 (supporter) 36 設於非單晶矽基底 32 上，用來固定複晶矽隔膜 34 之兩端，使得複晶矽隔膜 34 與非單晶矽基底 32 之間形成一密閉模穴 38，一固定電極 40 設於複晶矽隔膜 34 下方的非單晶矽基底 32 內，又複晶矽隔膜 34 與固定電極 40 分別用來當作壓力感測器 30 之平板電容的上下電極，以及一控制電路，例如一薄膜電晶體 (thin film transistor, TFT) 控制電路 42 設於非單晶矽基底 32 上，並電連接於該平板電容，用來接收、處理並傳送該平板電容所輸出的訊號。





## 五、發明說明 (6)

同樣地，本發明電容式半導體壓力感測器 30 的操作原理主要是利用複晶矽隔膜 34 當作感測元件，當一待測壓力導入並施加於複晶矽隔膜 34 上，使得複晶矽隔膜 34 受壓時其中央部分會因受力而凹陷變形，並與固定電極 40 間產生相對位置變化，同時改變該平板電容內的電容值，故可藉由量測電容值變化而得到待測壓力值。

而在本發明之最佳實施例中，非單晶矽基底 32 是由玻璃 (glass) 所構成，且由於玻璃的熔點較低，為了避免後續形成的 TFT 控制電路 42 因溫度過高而對非單晶矽基底 32 造成影響，因此本發明之 TFT 控制電路 42 需為一低溫複晶矽 (low temperature polysilicon, LTPS) TFT 控制電路。然而本發明並不侷限於此，本發明之非單晶矽基底 32 亦可以由石英所構成，由於石英的熔點較高，因此本發明之 TFT 控制電路 42 也可以為一高溫複晶矽 TFT 控制電路。此外，本發明之複晶矽隔膜 34 與複晶矽支承構件 36 可以為一體成型，也可以分開製作，又複晶矽隔膜 34 也可另摻雜些許摻質 (dopants) 以降低其阻值，增加導電性，而固定電極 40 可以由鋁 (Al)、鈦 (Ti)、鉑 (Pt) 或合金材質所構成。


值得注意的是，在本發明之最佳實施例中，控制電路 42 是設於玻璃基底 32 上，然本發明應用並不侷限於



#### 五、發明說明 (7)


此，本發明之控制電路 42 亦可以設於一印刷電路板 (printed circuit board, PCB, 未顯示於圖二中) 上，再利用一軟性印刷電路板 (flexible printed circuit board, FPC board, 未顯示於圖二中) 電連接控制電路 42 與該平板電容。此外，控制電路 42，例如包含有複數個積體電路晶片 (integrated circuit chip, IC chip) 也可以直接設於一軟性印刷電路板上，再利用該軟性印刷電路板電連接控制電路 42 與該平板電容。再者，本發明之非單晶矽基底 32 表面可另包含有一 TFT 顯示區域 (display area, 未顯示於圖二中)，用來顯示本發明之電容式半導體壓力感測器 30 所偵測到的壓力變化值，以方便使用者觀察與測量。

綜上所述，相較於習知電容式半導體壓力感測器，本發明之電容式半導體壓力感測器是製作於非單晶矽基底，例如玻璃基底或石英基底上，因此可大幅節省原其材料之成本。此外，本發明利用複晶矽來形成隔膜與符合市場構件，也可以降低製程成本，不但適合量的產製，且可避免習知形成磊晶矽層的繁複製程與參數控制。再者，本發明之電容式半導體壓力感測器之製程可同時形成 TFT 控制電路與 TFT 顯示區域內的薄膜電晶體，因此可有效整合製程步驟，達到減少製程步驟的功效。



五、發明說明 (8)

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所作之均等變化與修飾，皆應屬本發明專利之涵蓋範圍。





## 圖式簡單說明


### 圖式之簡單說明

圖一為習知電容式半導體壓力感測器的剖面示意圖。

圖二為本發明電容式半導體壓力感測器的剖面示意圖。

### 圖式之符號說明



10	電容式半導體壓力感測器		
12	半導體基底		
14	磊晶矽隔膜	16	磊晶矽基座
18	密閉模穴	20	摻雜區
22	CMOS控制電路	30	電容式半導體壓力感測器
32	非單晶矽基底	34	複晶矽隔膜
36	複晶矽支承構件	38	密閉模穴
40	金屬固定電極	42	TFT控制電路





#### 六、申請專利範圍


1. 一種電容式半導體壓力感測器 (capacitive semiconductor pressure sensor)，其包含有：
  - 一非單晶矽基底；
  - 一可導電可動的複晶矽隔膜 (conductive movable polysilicon diaphragm)；
  - 一複晶矽支承構件 (supporter) 設於該非單晶矽基底上，用來固定該複晶矽隔膜之兩端，使得該複晶矽隔膜與該非單晶矽基底之間形成一密閉模穴 (sealed cavity)；
  - 一固定電極 (stationary electrode) 設於該複晶矽隔膜下方之該非單晶矽基底上，該固定電極與該複晶矽隔膜係構成一平板電容 (plate capacitor)；以及
  - 一薄膜電晶體 (thin film transistor, TFT) 控制電路設於該非單晶矽基底上，並電連接於該平板電容。
2. 如申請專利範圍第1項之電容式半導體壓力感測器，其中該非單晶矽基底係為一玻璃基底。
3. 如申請專利範圍第2項之電容式半導體壓力感測器，其中該薄膜電晶體控制電路係為一低溫複晶矽 (low temperature polysilicon, LTPS) 薄膜電晶體控制電路。
4. 如申請專利範圍第1項之電容式半導體壓力感測器，



六、申請專利範圍

其中該非單晶矽基底係為一石英基底。

5. 如申請專利範圍第4項之電容式半導體壓力感測器，其中該薄膜電晶體控制電路係為一高溫複晶矽 (high temperature polysilicon, HTPS) 薄膜電晶體控制電路。
6. 如申請專利範圍第1項之電容式半導體壓力感測器，其中該固定電極係包含有鋁 (Al)、鈦 (Ti)、鉑 (Pt) 或合金材質。
7. 如申請專利範圍第1項之電容式半導體壓力感測器，其中該複晶矽隔膜與該複晶矽支承構件係為一體成型。
8. 如申請專利範圍第1項之電容式半導體壓力感測器，其中該複晶矽隔膜係為一已摻雜 (doped) 複晶矽隔膜。
9. 如申請專利範圍第1項之電容式半導體壓力感測器，其中該非單晶矽基底表面另包含有一薄膜電晶體顯示區域，係用來顯示該電容式半導體壓力感測器所偵測到的壓力變化值。
10. 一種電容式半導體壓力感測器 (capacitive semiconductor pressure sensor)，其包含有：



#### 六、申請專利範圍

一 絕緣基底；

一 可導電可動的隔膜 (conductive movable diaphragm)；

一 支承構件 (supporter) 設於該絕緣基底上，用來固定該隔膜之兩端，使得該隔膜與該絕緣基底之間形成一密閉模穴 (sealed cavity)；

一 固定電極 (electrode) 設於該隔膜下方之該絕緣基底上；以及

一 控制電路電連接於該隔膜與該固定電極。


11. 如申請專利範圍第 10 項之電容式半導體壓力感測器，其中該固定電極係包含有鋁 (Al)、鈦 (Ti)、鉑 (Pt) 或合金材質。

12. 如申請專利範圍第 10 項之電容式半導體壓力感測器，其中該隔膜與該支承構件係為一體成型。

13. 如申請專利範圍第 12 項之電容式半導體壓力感測器，其中該支承構件係包含有複晶矽 (polysilicon)。

14. 如申請專利範圍第 13 項之電容式半導體壓力感測器，其中該隔膜係包含有已摻雜 (doped) 複晶矽。

15. 如申請專利範圍第 10 項之電容式半導體壓力感測



#### 六、申請專利範圍

器，其中該隔膜係包含有低電阻值的導電材料。


16. 如申請專利範圍第10項之電容式半導體壓力感測器，其中該絕緣基底係為一玻璃基底。

17. 如申請專利範圍第16項之電容式半導體壓力感測器，其中該控制電路係設於該玻璃基底上，且該控制電路係包含有一低溫複晶矽薄膜電晶體 (low temperature polysilicon thin film transistor, LTPS TFT) 控制電路。

18. 如申請專利範圍第10項之電容式半導體壓力感測器，其中該絕緣基底係為一石英基底。

19. 如申請專利範圍第18項之電容式半導體壓力感測器，其中該控制電路係設於該石英基底上，且該控制電路係包含有一高溫複晶矽薄膜電晶體 (high temperature polysilicon thin film transistor, HTPS TFT) 控制電路。

20. 如申請專利範圍第10項之電容式半導體壓力感測器，其中該控制電路係設於一印刷電路板 (printed circuit board, PCB) 上，且該控制電路係利用一軟性印刷電路板 (flexible printed circuit board, FPC





六、申請專利範圍


board)與該固定電極與該隔膜電連接。

21. 如申請專利範圍第10項之電容式半導體壓力感測器，其中該控制電路係設於一軟性印刷電路板上，且該控制電路係利用該軟性印刷電路板與該固定電極與該隔膜電連接。


22. 如申請專利範圍第10項之電容式半導體壓力感測器，其中該絕緣基底表面另包含有一薄膜電晶體顯示區域，係用來顯示該電容式半導體壓力感測器所偵測到的壓力變化值。








圖一




圖一


第 1/18 頁




第 2/18 頁



第 2/18 頁




第 3/18 頁




第 4/18 頁




第 5/18 頁




第 5/18 頁




第 6/18 頁




第 6/18 頁




第 7/18 頁




第 7/18 頁




第 8/18 頁




第 8/18 頁




第 9/18 頁



第 9/18 頁




第 10/18 頁







第 10/18 頁




第 11/18 頁




第 11/18 頁



第 12/18 頁




第 13/18 頁



第 14/18 頁




第 14/18 頁




第 15/18 頁



第 16/18 頁



第 17/18 頁



第 18/18 頁

